El fin de este ejercicio es realizar el estudio de una máquina de estados tipo Moore.
Se desea proyectar un detector de secuencia que reconozca la secuencia de entrada
‘1 - 0 - 1 - 1’.
• La entrada se llamará ‘a’.
• Y la salida ‘S’.
La máquina se desarrollará mediante un diagrama de flujo de máquina Moore síncrona que será exportado a código VHDL y éste, se utilizará directamente para implementar el diseño en el CPLD.
Creamos un diagrama de estados. Estas serán las variables que vamos a tener. Nosotros al principio tendremos que añadir “a” como entrada en alto activo y “S” como Salida Registrada.
El resto se añadirán solas a medida que creemos los estados.
Esta será la maquina necesaria para nuestro problema.
Una vez echa generamos el código HDL y lo simulamos
Ahora añadimos el fichero .vhd y simulamos en el model sim
Y aqui tenemos lo pines necesarios.
Ejercicio máquina de Moore .
